EE 402 VLSI II: RISC-V Mimarisi Kullanan Yonga-üstü (SoC) Uygulamaya Özel Tümleşik Devreler (ASIC)
Select Term:
1. Giriş – Yonga-üzeri-Sistem (SoC) konsepti 2. RISC-V mimarisinin gözden geçirilmesi 3. Yonga üzerinde haberleşme, RISC-V işlemci çekirdeği arayüzü, iletişim/bağlantı protokolleri 4. Çevre birimlerle iletişim 5. Bellek seçimi/konfigürasyonu/sentezlenmesi ve işlemci çekirdeği ile arayüzü 6. RISC-V çekirdeğine eklenti yapılması, tam özel donanımların eklenmesi ve işlemci, bellek ve çevre birimlerle entegrasyonu 7. SoC serim planlaması yapılması 8. SoC güç dağıtım planlaması yapılması 9. İşlemci, bellek, tam özel donanım ve çevre birimlerin sentezlenmiş sayısal hücrelerinin serim planlamasına göre güç dağıtımı gözetilerek yerleştirilmesi 10. SoC için saat işareti dağıtım planlamasının yapılması 11. Tüm SoC için sayısal hücreler, bellek, tam özel donanım, çevre birimlerle beraber bağlantıların yapılması, hücrelerin ve devre bloklarının birbirine fiziksel bağlantılarının yapılması 12. SoC yongasının üretime hazır hale getirilmesi 13. SoC yongasının doğrulanması
SU Kredi : 3.000
AKTS Kredi : 6.000
Ön Koşul :
Undergraduate level EE 401 Minimum Grade of D
OR Undergraduate level EL 401 Minimum Grade of D
Yan Koşul :
EE 402R